就在刚刚，全球首颗0.7nm原型芯片诞生！

智能纪元AGI 6月25日消息，IBM在纽约宣布，全球首款亚1（sub-1）纳米、实际是0.7nm制程的芯片原型发布。

这颗芯片采用全新的纳米堆叠（Nanostack）晶体管架构，实现0.7纳米（7埃米）制程节点，指甲盖大小的芯片塞进了近1000亿个晶体管，密度是其2021年发布的2纳米芯片的近两倍。

IBM同时抛出一个数字：相比自家2纳米节点，性能最高提升50%，或能效提升70%。

IBM预计，纳米堆叠技术将在亚1纳米节点率先得到应用， 并认为最快在5年内即可实现量产路径。

5年——这个时间表如果被遵守，将是IBM公司，甚至是整个半导体与集成电路行业历史上最快的“从实验室到晶圆厂”速度之一。

受此消息影响，6月25日，IBM美股盘前涨超6%，现报280.495美元。

但这件事我们需要拆开来看。

首先，这颗0.7芯片不是台积电、三星，也不是英伟达、英特尔这些芯片公司研发，而是计算机软件巨头IBM公布，这事就很有趣了。

事实上，IBM 芯片业务全程以自主研发为核心，未开展过大规模半导体企业收购，技术积累完全依托内部研究院完成。 1957年，IBM 正式确立全产品线固态电路战略，全面放弃电子管技术路线，启动双极型晶体管与半导体器件自研，正式进入芯片领域。 1960年，IBM研发出倒装芯片封装技术，成为后世芯片封装的基础技术方案；1966年IBM研究员 Robert Dennard 发明单晶体管 DRAM（动态随机存取存储器）结构，同年推出全球首款量产商用 DRAM 芯片，首先搭载于 IBM System/370 系列大型机。 1970年代，IBM启动 RISC（精简指令集）架构的前置研发，为后续 Power 系列处理器奠定基础。 1980 年代末发明硅锗（SiGe）BiCMOS 工艺，推出的硅锗专用射频芯片被广泛应用于无线通信设备。

1991 年，IBM 联合摩托罗拉、苹果成立 PowerPC 联盟，共同研发基于 Power 架构的通用处理器，打破 x86 架构在个人电脑与服务器领域的垄断，Power芯片后续成为 IBM 小型机、大型机的核心算力载体。

1997年，IBM 推出了全球首个铜互连芯片制造工艺，取代沿用数十年的铝互连技术，大幅降低芯片功耗、提升运行主频，很快成为全行业通用的下一代制程标准。

2001年，IBM研发出应变硅（Strained Silicon）技术，通过硅原子应力提升晶体管载流子迁移率，进一步挖掘硅基芯片性能潜力，以及利用自研高 K 金属栅极工艺，解决了纳米级晶体管的栅极漏电问题，为 45nm 以下先进制程的量产扫清了核心技术障碍。

2014 年 10 月，IBM 宣布以倒贴15亿美元的价格，将旗下全球商业半导体业务整体出售给代工厂商格罗方德（GlobalFoundries），交易标的包括 ASIC 定制业务、纽约东菲什基尔和佛蒙特州埃塞克斯章克申两座晶圆厂、超 1.6 万项半导体相关专利、约 5000 名芯片制造与技术员工，同时约定格芯成为 IBM 未来 10 年 22nm、14nm、10nm 节点服务器芯片的独家代工厂。

这意味着，IBM 彻底退出芯片制造环节，仅保留半导体前沿技术研发、高端处理器设计两大核心能力。

而退出制造环节后，IBM 转向 “架构设计 + 前沿工艺研发 + 外部代工合作” 的轻资产模式，未再进行芯片制造领域的重资产投入，也未开展大规模芯片企业并购。 时隔7年后的2021年，IBM却发布面向 z 系列大型机的 Telum 处理器，片上集成专用 AI 推理加速器，支撑企业级实时 AI 负载。 同年 5 月，IBM发布全球首个 2nm GAA（环绕栅极）晶体管工艺技术，在先进制程领域保持技术领先性。 2023 年前后，IBM与三星、英特尔达成先进制程代工合作，将未来高端处理器的生产交由头部代工厂完成。 2025 年 5 月，IBM 宣布与封装厂商 Deca Technologies 合作，在加拿大布罗蒙特工厂布局扇出型晶圆级先进封装产线，补强小芯片（Chiplet）集成的本土化供应链能力。 如今，时隔五年，IBM再下一城，领先推出0.7nm芯片产品。 事实上，IBM的2纳米芯片直到2024年才小批量出货，中间隔了3年。而0.7纳米比2纳米激进得多，跨代中间还要解决High NA EUV光刻量产、埃米级良率控制、整套EDA工具链适配等一连串工程问题。 5年意味着，IBM对自己从今天起要解决的清单相当乐观。

其次，从已经发布的技术细节看，IBM这次确实拿出了真东西——新技术，不是PPT造芯。

IBM称，支撑这颗芯片的核心创新叫"纳米堆叠"（Nanostack）。如果说过去的纳米片（nanosheet）是把晶体管并排放在二维平面上，纳米堆叠就是把它们垂直摞起来、错位排列。

这种三维顺序集成（3D sequential integration）有两个直接好处：

1、每层可以用不同材料，每层晶体管可以独立调优性能与功耗；

2、在同样的占地面积下，密度大幅提升。

IBM报告了三项实验验证：CMOS集成中的超薄介质键合、双通道工程技术演示、CMOS反相器具备预期开关性能。

简单说，他们证明这个东西能造、能算。

另一项发表于2026年VLSI的研究显示，纳米堆叠让SRAM实现了40%的缩放——这是芯片上最吃面积的存储单元，对AI芯片尤其关键。

此外，值得一提的是所谓“性能提升50%或能效提升70%”这个数字需要打折扣，因为原文用的是projected——预计，是模型推演，不是实测；对照对象也是IBM自家上一代。

这意味着，在第三方独立测试看到这颗芯片之前，把它当作“上限假设”更稳。

最后是产业链。

在芯片产业链层面，纳米堆叠技术依赖一个关键工具：高数值孔径极紫外光刻机（High NA EUV）。

这台机器由ASML制造，全球已交付的个位数。

IBM位于纽约州奥尔巴尼的设施即将成为其中一台的落户地，合作方包括泛林集团、东京电子和SCREEN Semiconductor Solutions,——基本包揽了全球高端刻蚀和清洗设备。三方已经在新工艺下产出了可工作的器件，但离量产还有相当距离。

新闻稿里另一段容易被略过的话，藏在美国本土制造的政治叙事里。

IBM还宣布，将成立一家叫Anderon的独立公司，自称"全球首家纯量子代工厂"——为量子计算机制造晶圆。"首家"这个定语是IBM自封的，但释放的信号清楚：白宫需要的"美国制造量子硬件"叙事，IBM准备接单。

说回0.7纳米本身。

"制程节点"这个名字早就不等于物理尺寸了——它是营销和代际的代名词。

IBM把0.7纳米（7埃米）当作"亚1纳米时代"的起点，意义更多在于给行业立一个可对照的标杆，而不是说量产芯片真的能在晶圆上刻出7个原子宽的线宽。

IBM自己也在新闻稿里承认了这一点。

把这件事放回更长的尺度看：IBM的半导体研究从1960年代延续至今，今天的纳米堆叠是这家公司数十年路线图里的最新一笔。它能不能、什么时候把原型变成你手机或AI服务器里的硅，是另一个故事。

但今天值得记住的，至少有两件：

IBM把"亚1纳米"从PPT搬到了实验室台架；

以及它自己给了一个5年的倒计时。

接下来几年，我们看这个倒计时走不走得动。